This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP361044468A

DOCUMENT-IDENTIFIER: JP 61044468 A

TITLE:

SEMICONDUCTOR DEVICE AND MANUFACTURE

THEREOF

PUBN-DATE:

March 4, 1986

INVENTOR - INFORMATION: NAME KAWASAKI, KIYOHIRO KURODA, HIROSHI SAITO, HIROKI

ASSIGNEE-INFORMATION:

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO: JP59167063

APPL-DATE: August 9, 1984

INT-CL (IPC): H01L029/78, H01L027/12, H01L029/60, H01L029/62,

G02F001/133

, G09F009/35

US-CL-CURRENT: 257/E29.255

ABSTRACT:

PURPOSE: To contrive to improve the drape of a gate insulation film at the edge of a gate metallic layer by a method wherein the effective thickness of the metallic layer is reduced by patterning the gate in a layer form.

CONSTITUTION: A Cr film 13 of 1,000Å thickness and an MoSi film 14 of 500Å thickness are put on a glass plate 1 and covered with a resist mask 15. On heating at approx. 160° C after the MoSi is overetched with a solution of hydrofluoric acid : nitric acid = 30:1, a softened

mask 15' covers an MoSi film 14' and adheres to the Cr film 13. A Cr film 13' is formed by etching with a solution containing CeNo<SB>3</SB>, and the mask 15' is removed.
This construction makes the stepwise difference effective to the gate insulation film reduce to the film thickness of a thicker film of a double-layer pattern of the Cr film 13 and the narrower MoSi film 14'.
Thereafter, the gate insulation film can be thinned, which is advantageous to the micro fabrication of the device.

COPYRIGHT: (C) 1986, JPO&Japio

⑩ 日本国特許庁(IP) ⑪ 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61 - 44468

<pre>⑤Int Cl.⁴</pre>		識別記号	庁内整理番号		❸公開	昭和61年(1	986) 3月4日
2	29/78 27/12 29/60 29/62		8422-5F 7514-5F				
// G 02 F	1/133 9/35	1 1 8	8205-2H 6615-5C	審査請求	未請求	発明の数	2 (全6頁)

半導体装置およびその製造方法 段発明の名称

> の特 願 昭59-167063

願 昭59(1984)8月9日 23出

門真市大字門真1006番地 松下電器産業株式会社内 清 弘 砂発 明 者 川崎 門真市大字門真1006番地 松下電器產業株式会社内 砂発 明 者 啓 \blacksquare 門真市大字門真1006番地 松下電器產業株式会社内 忽発 明 者 斎藤 弘樹 門真市大字門真1006番地 松下電器産業株式会社 の出 願 人 外1名 弁理士 中尾 敏男 砂代 理 人

1、発明の名称 半導体装置およびその製造方法

2、特許請求の範囲

- (1) 絶像性基板上に選択的に形成された第1の導 電層および前記第1の導電層よりも細いパター ン幅の第2の導電暦よりなる層状パターンをゲ - トとし、全面に被着された絶縁層を介して前 記層状パターン上に選択的に被着形成された島 状の非単結晶半導体層上で前記層状パターンと 一部重なるように選択的に被着形成された一対 の金属層をソース・ドレインとすることを特徴 とする半導体装置。
- (2) 非単結晶半導体層と金属層との間に不純物層 が形成されていることを特徴とする特許請求の 範囲第1項に記収の半導体装置。
- (3) 第1の導電層をクロムとし、第2の導電層を モリプデン、タンタル、タングステンのうち少 なくとも1つを含むシリサイドとすることを特 敬とする特許請求の範囲第1項に記載の半導体

装置。

- (4) 第1の導電暦をクロムとし、第2の導電暦を ニッケルとすることを特徴とすることを特徴と する特許請求の範囲第1項に記載の半導体装置。
- (5) 絶録性基板上に第1の導電層と第2の導電層 を被着する工程と、前記第2の導電層上に選択 的に感光性樹脂パターンを形成する工程と、前 記感光性樹脂パターンをマスクとして前配第2 の導電層を食刻後加熱処理を施す工程と、加熱 処理後の前記感光性樹脂パターンをマスクとし て前記第1の導電層を食刻する工程と、前記感 光性樹脂の除去後全面に絶縁層を被磨する工程 と、前記第1かよび第2の導電層よりなる層状 パターン上に島状の非単結晶半導体層を選択的 に 被燈形成する工程と、 前記島状の非単結晶半 導体層上で前記層状パターンと一部重なるよう に一対の金属層を選択的に形成する工程とを含 むことを特徴とする半導体装置の製造方法。
- 3、発明の詳細な説明 産業上の利用分野

本発明は半導体接置、とりわけ非晶質シリコンを半導体材料とするMIS(絶縁ゲート型)トランジスタに関するものである。

従来例の構成とその問題点

. . .

しかしながら高速動作や電流を必要としない、 例えば液晶と組み合わせることによって 画像表示 装置を構成可能なWISトランジスタなどはむし ろ先述したような理由で非晶質ンリコンを集積化 することが望まれる。たとえばApplied
Physics,24巻,357~362ページ,
1981年発行にはこの目的を達成するための一
手法が示されており、第1図の平面図および第2図の断面図で非晶質シリコンMISトランジスタ
の製造工程を説明する。

アルミニウム(All)で選択的に被者形成して非晶質シリコンMISトランジスタが完成する。
MISトランジスタの動作電圧を下げるためにはソース,ドレイン電極の,7と不純物をほとんど含まない非晶質シリコン層4との間に不純物を含む非晶質シリコン層4との間に不純物を含む非晶質シリコン層3を介在させると好ましい。たがはついる。第2図とはマトリクス構成の集積回路には必須のゲートを公属層ととソースは、ドレイン配線10とが交差する多層配線バターンであり、第2図のはゲートととゲート配線とのコンタクトバターンである。

以上の説明からも明らかなように非晶質シリコンMISトランジスタではチャネルとソース・ドレインが同一面内には存在しない。このためMISトランジスタの相互コンダクタンスを大きくするためにゲート絶縁届3を弾くするとゲート金属暦2へのカパレージが問題となる。ゲート金属暦2が輝ければカパレージは問題とはたらないが、ゲ

加えてSiH,ガスとNH,ガスを主ガスとするグロー放電分解によって生成される窒化シリコン腹は改差部における化学的な結合力が弱く、平坦部の負割液あるいはガスに対する食剤速度の10~100倍という異常な速さて食剤されることも稀

ではない。このため第3図に示すように、ソース・ドレイン配線を形成する前工程の弗酸希択液によるシリコン層4かよび開口部5より露出しているゲート配線2の表面洗浄、 含わゆるディップ洗験によってゲート金属層2エッジ上の窒化シリコン膜11が異常食刻されて消失しゲート金属層2はの交差部にかいてAℓ配線10とゲート金属層2は容易に短絡して著しく歩留りを下げる。

先行例ではこのような不都合を下げるために、多層配線の交差部に第4図および第5図に示するうに不純物を含まない島状の非晶質シリコン暦12を窒化シリコン膜のエッジ11が非酸希釈液による食剤を受けないように配慮した対策が示されている。しかしながら、この場合にはシリコン層12の厚み(最低2000人)がないと若しい効果は得られない。余りシリコン層12の厚みを増してもん&配線10の段切れを増す恐れがあり、また

介分なバターンであるために高密度化の妨げとなるのは明らかであり、必ずしも万全な対策とは目 えないのが現状である。

発明の目的

本発明は上記した問題点に鑑みなされたもので ゲート金属層のエッジにおけるゲート絶縁膜のカ パレージ特性の向上を目的とする。

発明の構成

本発明の要点はゲート金属層エッジにおけるゲート 他縁襲のカバレージが改善されるべくゲート を層状パターンゲートとし、ゲート金属層の実効 的な厚みを下げた点にあり、以下第6図、第7図 とともに本発明の実施例について説明する。

奥施例の説明

まず、第6図回に示したように、ガラス板1上 に第1の再電階13例をは20平 4を1000人の厚 みで披着し、ひき焼き第2の導電階14例を1エモ リプデンシリサイドあるいはニッケルを600人 の厚みで披着した後にゲートパターンに対応した 感光性樹脂パターン16を8000人の厚みで第2

の導電層14上に選択的に形成する。第2の導電 層 14の食刻にあたり、感光性樹脂にk≦R− て47(コダック社製)を用い現像後のポストベ - クが140℃ 10分であれば、500人の膜厚 のモリプデンシリサイドは弗酸:硝酸=30:1 の食刻放で5~6秒で食刻されるが、第6図(b)に 示すように過食刻を5~10秒追加するとモリプ デンシリサイドは感光性樹脂パターン15のエッ ジより2~4μ四 入り込んだ状態でパターニング されて14′となる。この後、160℃10分の加 熱処理を施すと第6図(0)に示したように感光性樹 脂パターン15'が軟化してモリプデンシリサイド 14'を抜うようにしてクロム暦 1 3と密着する。 そこで硝酸セリウムを含むクロム食刻液で再び感 光性樹脂パターン 16'をマスクとしてクロム暦13 をパターニングして13'とし、感光性樹脂パター ン15'を除去すると第6図(d)に示した状態となる。 第2の導電階14がニッケルの場合には食刻液に 塩酸を用いればほぼ同様の手質で第6図はの状態 になる。

この枝は従来例と同じ工程で、ゲート絶縁限3を全面に被着し、為状の非晶質シリコン層 4を第1の導電層パターン13'と第2の導電層パターン14'よりなるゲートパターン16上の絶縁暦3に開合形成し、ゲートパターン16上の絶縁暦3に開口部を形成した後、ソース・ドレイン配線6,7なよびゲート配線8を選択的に被着形成して本発明によるMISトランジスタが完成する。第7回(a),(b)に第2回(a),(b)に対応した断面図である。

発明の効果

特開昭61-44468(4)

し、チャネル長をしとすると甲が従来の比~比で 同等のon 電流が得られ、トランジスタサイズが 小さくなる分だけ開口率が上って液晶固像表示装 置の明るさが増すという優れた効果が得られる。 あるいは従来と同じトランジスタサイズであれば 所定のon 電流を得るために必要なゲート電圧が 2~3 Y程低くてよいので駆動のための回路方式 およびその無段回路化が容易となる。

さらに第2図(n)と第7図(n)との対比でも明らかにゲート金属層とソース・ドレイン配線などとの交差部における層間耐圧も上記した理由で向上し、マトリクス構成の液晶画像表示装置において走査線と信号線が短絡して十字状の線欠陥を呈示する。 現象は皆無となった。

本発明の実施例では M I S トランジスタを構成 する半導体材料として非晶質シリコンを取り上げ たが、微結晶化したシリコンや多結晶シリコンで も同様の効果が期待され、シリコン以外の半導体 材料でも本発明は有効である。

またゲート材も金属に限定されるものではなく

が心性を示す金段酸化物あるいは不純物をドープ された半導体材料でも何ら支障ない。


4、図面の簡単な説明

第1 図は従来例の非晶質シリコンMISトランジスタの硬部平面図、第2 図(a),(b),(c) は第1 図の A - A', B - B', C - C'線上の断面図、第3 図は多層配線の交差部における第2 図 B - B'部分の 絶縁層の異常食刻状態の断面図、第6 図は異常食刻を防止する対策を施したMISトランジスタの 要部平面図、第4 図は第6 図のB - B'線断面図、第6 図(a)~(d) は本発明の一実施にかかるMISトランジスタのゲート形成の工程断面図、第7 図(a),(b) は同トランジスタの要部断面図である。


1 ……絶録性茲板、1 8 ……ゲート金属層、3 ……ゲート絶録層、1 2 ……半導体層、6 , 7 … … ツース・ドレイン配線、1 3 , 13′……第1の 導電層、1 4 , 14′……第2の導電層、1 5 , 15′……感光性樹脂。


代理人の氏名 弁理士 中 尾 敏 男 ほか1名


新 1 図



新 2 図









舞 3 図







郊 6 図

第 6 ⊠

